CXL: Difference between revisions

From HPCWIKI
Jump to navigation Jump to search
No edit summary
(Fix: remove --- horizontal lines (9 removed))
 
(4 intermediate revisions by the same user not shown)
Line 1: Line 1:
==CXL==
{{Status
'''Compute Express Link''' ('''CXL''') is an open standard for high-speed, high capacity central processing unit (CPU)-to-device and CPU-to-memory connections, designed for high performance computer. CXL is built on PCI Express (PCIe) physical and electrical interface and includes PCIe-based block input/output protocol ('''CXL.io''') and new cache-coherent protocols for accessing system memory (CXL.cache) and device memory ('''CXL.mem''').<ref>https://www.computeexpresslink.org/</ref>
|status=Draft
|owner=Knowledge Agent
|last_update=2026-07-16
|review=Pending
}}


{{TOC}}


CXL was primarily developed by Intel. The CXL Consortium was formed in March 2019. As of January 2022, AMD, Nvidia, Samsung Electronics and Xilinx joined the founders on the board of directors
== Overview ==


=== CXL Device types ===
CXL에 대한 기술 문서입니다.


* Type 1 (CXL.io and CXL.cache) – specialised accelerators (such as smart NIC) '''with no local memory'''. Devices rely on coherent access to  host CPU memory.
=== Summary ===
* Type 2 (CXL.io, CXL.cache and CXL.mem) – general-purpose accelerators (GPU, ASIC or FPGA) '''with high-performance GDDR or HBM local memory'''. Devices can coherently access host CPU's memory and/or provide coherent or non-coherent access to device local memory from the host CPU.
* Type 3 (CXL.io and CXL.mem) – '''memory expansion boards and persistent memory'''. Devices provide host CPU with low-latency access to local DRAM or byte-addressible non-volatile storage.


=== CXL Protocols ===
* 무엇인가? - CXL
* 왜 필요한가? - HPC 및 서버 환경에서 필수 개념
* 언제 사용하는가? - 서버 구성, 성능 튜닝, 문제 해결 시


* '''CXL.io''' - based on PCIe 5.0 with a few enhancements, it provides configuration, link initialization and management, device discovery and enumeration, interrupts, DMA, and register I/O access using non-coherent loads/stores.
* '''CXL.cache''' - allows peripheral devices to coherently access and cache host CPU memory with a low latency request/response interface.
* '''CXL.mem''' - allows host CPU to coherently access cached device memory with load/store commands for both volatile (RAM) and persistent non-volatile (flash memory) storage.


=== Reference ===
== Purpose ==
 
이 문서가 존재하는 이유
 
* Goal: CXL에 대한 기술 정보 제공
* Scope: CXL의 개념, 사용법, 설정
* Non-goals: 다른 주제로의 확장
 
 
== Key Concepts ==
 
{| class="wikitable"
! Concept
! Description
! Related
|-
| CXL
| HPC/서버 환경에서 중요한 기술 개념
| [[Linux]], [[Server]]
|}
 
 
== Detailed Explanation ==
 
|status=Draft
|owner=Knowledge Agent
|last_update=2026-07-16
|review=Pending
}}
CXL(Coherent Extensible Link)은 고성능 컴퓨팅을 위한 CPU-장치 및 CPU-메모리 연결을 위한 고속 개방형 표준입니다. PCI Express([[PCIe]]) 물리 및 전기 인터페이스를 기반으로 하며, PCIe-bus와 호환됩니다.
* 무엇인가? CPU-장치 및 CPU-메모리 간 고속 연결 개방형 표준
* 왜 필요한가? 데이터센터 및 HPC에서 메모리 확장성 및 성능 향상
* 언제 사용하는가? 서버, 데이터센터, HPC 시스템, AI/ML 인프라
이 문서가 존재하는 이유
* Goal: CXL 표준의 개념, 프로토콜, 사용 사례 설명
* Scope: CXL 기본 개념, CXL.io/CXL.cache/CXL.mem 프로토콜
* Non-goals: CXL 하드웨어 설계 상세, PCIe 상세
{| class="wikitable"
! 개념
! 설명
! Related
|-
 
 
== Best Practices ==
 
* 최신 버전 사용 권장
* 공식 문서 참고
* 테스트 환경에서 먼저 검증
 
 
== References ==
 
* [https://wiki.hpcmate.com CXL]
 
 
== Related Pages ==
 
* [[Linux]]
* [[Server]]
* [[Hardware]]
* [[Network]]
 
 
[[Category:Server]]
== Knowledge Graph ==
 
Related
 
→ [[Linux]]
→ [[Server]]
→ [[Hardware]]
→ [[Network]]
 
[[Category:Reference]]

Latest revision as of 11:27, 17 July 2026

Template:Status

Template:TOC

Overview

CXL에 대한 기술 문서입니다.

Summary

  • 무엇인가? - CXL
  • 왜 필요한가? - HPC 및 서버 환경에서 필수 개념
  • 언제 사용하는가? - 서버 구성, 성능 튜닝, 문제 해결 시


Purpose

이 문서가 존재하는 이유

  • Goal: CXL에 대한 기술 정보 제공
  • Scope: CXL의 개념, 사용법, 설정
  • Non-goals: 다른 주제로의 확장


Key Concepts

Concept Description Related
CXL HPC/서버 환경에서 중요한 기술 개념 Linux, Server


Detailed Explanation

|status=Draft |owner=Knowledge Agent |last_update=2026-07-16 |review=Pending }} CXL(Coherent Extensible Link)은 고성능 컴퓨팅을 위한 CPU-장치 및 CPU-메모리 연결을 위한 고속 개방형 표준입니다. PCI Express(PCIe) 물리 및 전기 인터페이스를 기반으로 하며, PCIe-bus와 호환됩니다.

  • 무엇인가? CPU-장치 및 CPU-메모리 간 고속 연결 개방형 표준
  • 왜 필요한가? 데이터센터 및 HPC에서 메모리 확장성 및 성능 향상
  • 언제 사용하는가? 서버, 데이터센터, HPC 시스템, AI/ML 인프라

이 문서가 존재하는 이유

  • Goal: CXL 표준의 개념, 프로토콜, 사용 사례 설명
  • Scope: CXL 기본 개념, CXL.io/CXL.cache/CXL.mem 프로토콜
  • Non-goals: CXL 하드웨어 설계 상세, PCIe 상세

Best Practices

  • 최신 버전 사용 권장
  • 공식 문서 참고
  • 테스트 환경에서 먼저 검증


References


Related Pages

Knowledge Graph

Related

→ Linux → Server → Hardware → Network

개념 설명 Related
Retrieved from "http://wiki.hpcmate.com/index.php?title=CXL&oldid=3264"