View source for Eliminating the data link bottleneck

{{Status
|status=Draft
|owner=Knowledge Agent
|last_update=2026-07-15
|review=Pending
}}

{{TOC}}

== Overview ==

다중 GPU 시스템에서 데이터 링크 병목 현상을 해결하기 위한 웨이퍼 스케일 컴퓨팅 기술 연구 동향을 다룹니다.

=== Summary ===

* 무엇인가? 다중 GPU 시스템의 데이터 링크 병목 현상을 해결하는 웨이퍼 스케일 컴퓨팅 기술
* 왜 필요한가? 기존 PCB 기반 GPU 간 통신은 칩 내부 인터커넥트보다 훨씬 느림
* 언제 사용하는가? 슈퍼컴퓨터, 대용량 AI/ML 훈련, 고성능 데이터센터

---

== Purpose ==

이 문서가 존재하는 이유

* Goal: 다중 GPU 시스템의 데이터 링크 병목 현상과 웨이퍼 스케일 컴퓨팅 기술 설명
* Scope: 웨이퍼 스케일 컴퓨팅, GPU 간 인터커넥트, 데이터 링크 병목 현상
* Non-goals: 단일 GPU 아키텍처, CPU-GPU 간 통신

---

== Key Concepts ==

{| class="wikitable"
! Concept
! Description
! Related
|-
| 웨이퍼 스케일 컴퓨팅
| 전체 웨이퍼 위에 컴퓨터 구성 — PCB 불필요
| [[Multi-GPU Systems]]
|-
| 데이터 링크 병목 현상
| GPU 간 통신 속도 제한 — PCB 기반 링크 한계
| [[Interconnects]]
|-
| GPU Interconnect
| GPU 간 직접 통신 — NVLink, Infinity Fabric 등
| [[NVLink]]
|-
| PCB (Printed Circuit Board)
| GPU를 탑재하는 기판 — 장거리 데이터 링크 병목 원인
| [[Hardware]]
|-
| 슈퍼컴퓨터
| 수백~수천 GPU를 사용하는 고성능 컴퓨팅 시스템
| [[HPC]]
|}

---

== Architecture ==

웨이퍼 스케일 컴퓨팅 아키텍처:

<syntaxhighlight lang="mermaid">
graph TD
    A[웨이퍼 스케일 컴퓨팅] --> B[전체 웨이퍼 위에 GPU 구성]
    B --> C[PCB 불필요]
    B --> D[초단거리 인터커넥트]
    A --> E[기존 다중 GPU 시스템]
    E --> F[별도 PCB 보드]
    F --> G[장거리 데이터 링크]
    G --> H[병목 현상 발생]
    D -.->|기존 대비| I[더 빠름 + 에너지 효율적]
</syntaxhighlight>

---

== Workflow ==

웨이퍼 스케일 컴퓨팅 연구 흐름:

# 기존 다중 GPU 시스템 병목 현상 식별
# 웨이퍼 스케일 컴퓨팅 접근법 제안
# PCB 불필요한 전체 웨이퍼 구성
# 초단거리 인터커넥트로 데이터 링크 최적화
# 에너지 효율성 및 성능 개선 검증

{| class="wikitable"
! Stage
! Input
! Output
|-
| Problem Identification
| GPU 간 통신 병목 현상
| 데이터 링크 한계 식별
|-
| Wafer-Scale Approach
| 전체 웨이퍼 구성
| PCB 불필요한 설계
|-
| Short-Range Interconnect
| 초단거리 연결
| 고속 데이터 전송
|-
| Performance Validation
| 벤치마크 테스트
| 성능/효율성 개선 확인
|}

---

== Detailed Explanation ==

=== Researchers are developing better interconnects for multi-GPU systems ===

일리노이 대학교 어배너-섐페인 캠퍼스와 UCLA 연구진은 웨이퍼 스케일 컴퓨팅을 개발 중입니다. 이는 기존 슈퍼컴퓨터보다 빠르고 에너지 효율적인 컴퓨팅을 목표로 합니다.

IEEE Spectrum에 따르면, 슈퍼컴퓨터의 GPU는 일반적으로 수백 개의 GPU를 별도의 PCB에 분산하여 애플리케이션 부하를 나누며, 이 GPU들은 장거리 데이터 링크로 서로 통신합니다. 이러한 데이터 링크는 칩 내부 인터커넥트보다 훨씬 느려 주요 병목 현상입니다.

또한 "칩의 기계적 속성과 PCB의 기계적 속성 간 불일치"로 인해 프로세서는 제한된 입출력을 가진 패키지에 포함되어야 합니다.

=== 기존 다중 GPU 시스템의 한계 ===

* GPU 간 통신이 장거리 데이터 링크를 통해 이루어짐
* 데이터 링크 속도가 칩 내부 인터커넥트보다 훨씬 느림
* PCB와 칩 간 기계적 속성 불일치로 입출력 제한
* 에너지 효율성 저하

=== 웨이퍼 스케일 컴퓨팅의 장점 ===

* PCB 불필요 — 전체 웨이퍼 위에 GPU 구성
* 초단거리 인터커넥트 — 데이터 링크 병목 해소
* 더 빠른 통신 속도
* 에너지 효율성 향상

---

== Configuration ==

웨이퍼 스케일 컴퓨팅 시스템 구성:

<syntaxhighlight lang="text">
웨이퍼: 전체 웨이퍼 위에 GPU 구성
인터커넥트: 초단거리 (칩 내)
PCB: 불필요
데이터 링크: 장거리 링크 제거
</syntaxhighlight>

---

== Examples ==

=== Example 1: 웨이퍼 스케일 컴퓨팅 ===

<syntaxhighlight lang="text">
연구기관: University of Illinois at Urbana-Champaign, UCLA
목표: 기존 슈퍼컴퓨터 대비 더 빠르고 에너지 효율적
접근법: 전체 웨이퍼 위에 GPU 구성, PCB 불필요
장점: 초단거리 인터커넥트, 데이터 링크 병목 해소
</syntaxhighlight>

=== Example 2: 기존 다중 GPU 시스템 ===

<syntaxhighlight lang="text">
구성: 수백 개의 GPU, 별도 PCB 보드
통신: 장거리 데이터 링크
문제점: 데이터 링크 병목 현상
한계: PCB와 칩 간 기계적 속성 불일치
</syntaxhighlight>

---

== Best Practices ==

* 다중 GPU 시스템에서는 고속 인터커넥트(NVLink 등) 사용 권장
* 웨이퍼 스케일 컴퓨팅은 미래 기술 — 상용화 기대
* 현재는 PCIe 기반 다중 GPU 시스템에서 데이터 링크 병목 주의
* 에너지 효율성을 위해 GPU 간 통신 최소화

---

== Limitations ==

* 웨이퍼 스케일 컴퓨팅은 아직 연구 단계
* 상용 제품으로의 전환 시기 미정
* 기존 PCB 기반 시스템과의 호환성 문제
* 제조 공정 복잡성

---

== References ==

* https://spectrum.ieee.org/wafer-scale-computer

---

== Related Pages ==

* [[Multi-GPU Systems]]
* [[NVLink]]
* [[Interconnects]]
* [[PCIe]]
* [[HPC]]
* [[Supercomputers]]
* [[GPU]]

---

[[Category:Network]]
== Knowledge Graph ==

Related

→ [[Linux]]
→ [[Server]]
→ [[Hardware]]
→ [[Network]]

[[Category:Reference]]