EPYC Rome (7002 series): Difference between revisions

From HPCWIKI
Jump to navigation Jump to search
(Phase 4.7: AMD EPYC 메인 페이지 링크 추가)
(Fix: remove --- horizontal lines (12 removed))
 
(2 intermediate revisions by the same user not shown)
Line 1: Line 1:
== See Also ==
{{Status
* [[AMD EPYC]]
|status=Draft
|owner=Knowledge Agent
|last_update=2026-07-15
|review=Pending
}}
 
{{TOC}}
 
== Overview ==
 
AMD EPYC Rome(7002 시리즈)은 2019년 출시된 7nm 데이터센터용 CPU 패밀리로, 64코어/128스레드, 128개 PCIe Gen 4 레인, 8채널 DDR4 메모리를 지원합니다.
 
=== Summary ===
 
* 무엇인가? AMD 7nm 데이터센터 CPU — EPYC Rome(7002 시리즈), 64코어/128스레드
* 왜 필요한가? Intel Xeon Platinum 대비 55% 더 높은 성능, 더 많은 PCIe 레인 및 메모리 대역폭
* 언제 사용하는가? HPC, 딥러닝 서버, 대용량 가상화, 데이터베이스
 
 
== Purpose ==
 
이 문서가 존재하는 이유
 
* Goal: EPYC Rome의 아키텍처, 주요 기능, 성능 특징, 제품 라인업 설명
* Scope: Rome(7002) 아키텍처, 코어 구성, 메모리/PCIe 지원, Milan과의 호환성
* Non-goals: Naples(1세대), Milan(3세대) 상세 아키텍처
 
 
== Key Concepts ==
 
{| class="wikitable"
! Concept
! Description
! Related
|-
| EPYC Rome
| AMD 7nm 데이터센터 CPU (7002 시리즈)
| [[AMD EPYC]]
|-
| Chiplet Design
| 8개 7nm CPU 칩렛 + 1개 14nm I/O 다이
| [[EPYC Rome]]
|-
| Infinity Fabric
| AMD CPU 간/칩 간 인터커넥트 프로토콜
| [[NUMA]]
|-
| PCIe Gen 4
| 128개 레인 — 단일/듀얼 소켓 모두 지원
| [[PCIe]]
|-
| DDR4-3200
| 8채널 메모리 — 최대 4TB/소켓
| [[RAM Generations]]
|-
| Zen 2
| Rome의 CPU 코어 아키텍처
| [[AMD EPYC]]
|}
 
 
== Architecture ==
 
EPYC Rome 아키텍처:
 
<syntaxhighlight lang="mermaid">
graph TD
    A[EPYC Rome 7002] --> B[8x 7nm CPU Chiplets]
    B --> C[최대 64코어 / 128스레드]
    A --> D[1x 14nm I/O Die]
    D --> E[메모리 컨트롤러]
    D --> F[PCIe Gen 4 컨트롤러]
    D --> G[Infinity Fabric 인터페이스]
    E --> H[8채널 DDR4-3200]
    F --> I[128개 PCIe Gen 4 레인]
    G --> J[듀얼 소켓 연결]
    J --> K[최대 128코어 / 256스레드]
</syntaxhighlight>
 
 
== Workflow ==
 
EPYC Rome 시스템 구성 흐름:
 
# Rome CPU 선택 (코어 수, TDP, 단일/듀얼 소켓)
# 마더보드 호환성 확인 (SP3 소켓)
# 메모리 구성 (8채널 DDR4-3200 ECC)
# PCIe 장치 연결 (최대 128개 레인)
# 듀얼 소켓 구성 시 Infinity Fabric 설정
# [[BIOS]]/UEFI 업데이트
 
{| class="wikitable"
! Stage
! Input
! Output
|-
| CPU Selection
| 워크로드 요구사항
| 코어 수/소켓 수 결정
|-
| [[Motherboard]]
| SP3 소켓 호환 보드
| 플랫폼 선택
|-
| Memory Config
| 8채널 DDR4-3200 ECC
| 최대 4TB/소켓
|-
| PCIe Config
| 최대 128개 레인
| GPU/NVMe/네트워킹
|-
| Dual Socket
| Infinity Fabric 연결
| 최대 128코어/256스레드
|}
 
 
== Detailed Explanation ==
 
=== Rome 아키텍처 ===
 
Rome은 2019년 Computex에서 공개되었으며, 서버 시장에 55% 더 높은 성능을 제공했습니다. Intel Xeon Platinum 8280 대비 큰 개선입니다.
 
AMD는 10nm를 건너뛰고 7nm로 직접 전환했으며, EPYC Rome은 세계 최초의 7nm 데이터센터 CPU 패밀리입니다. 상당한 IPC(클럭당 명령어) 개선이 이루어졌습니다.
 
Rome 프로세서는 8개의 7nm CPU 칩렛과 하나의 큰 14nm I/O 다이로 구성됩니다. I/O 다이는 메모리, I/O, 인터커넥트를 제어하며 CPU 다이들이 직접 접근할 수 있습니다. 이 별도의 I/O 다이는 이전보다 더 빠른 메모리 및 칩-투-칩 접근을 가능하게 합니다.
 
=== 주요 기능 ===
 
* '''최대 64코어 / 128스레드''' — 단일 소켓
* '''최대 128코어 / 256스레드''' — 듀얼 소켓 (2-way MP)
* '''128개 PCIe Gen 4 레인''' — 단일/듀얼 소켓 모두 지원 (듀얼 소켓 시 절반 손실)
* '''8채널 DDR4-3200 ECC''' — 최대 4TB/소켓 (듀얼 소켓 시 8TB)
* '''Infinity Fabric''' — 듀얼 소켓 간 통신 프로토콜
 
=== Rome 시리즈 라인업 ===
 
AMD는 64, 48, 32, 24, 16, 12, 8코어 변형을 시장에 출시했습니다. 대부분 세 가지 구성 옵션으로 제공됩니다:
 
* '''Dual-socket 호환 버전''' — 양쪽 소켓에서 작동
* '''Single-socket 버전''' — 동일한 사양 (1-2개 예외 제외)
* '''Budget 버전''' — 일부 사양 축소, 전력 효율성 향상
 
=== 성능 비교 ===
 
* 32코어 프로세서는 Intel 28코어 대비 29% 저렴
* 24코어는 57% 저렴
* 16코어는 69% 저렴
* Intel 프로세서는 하이엔드에서 훨씬 높은 TDP, 로우엔드에서 훨씬 높은 가격, 전체적으로 훨씬 적은 캐시
 
=== 호환성 ===
 
Rome은 Naples(1세대, 7001 시리즈)와 플랫폼/소켓 호환성이 있으며, Milan(3세대, 7003 시리즈)과 순방향 호환성이 있습니다.
 
 
== Configuration ==
 
=== 기본 시스템 구성 ===
 
<syntaxhighlight lang="text">
CPU: AMD EPYC 7xxx (Rome, 7002 시리즈)
메모리: 8채널 DDR4-3200 ECC REG
PCIe: 128개 Gen 4 레인
소켓: SP3
TDP: 200W - 280W (모델별 상이)
</syntaxhighlight>
 
=== 듀얼 소켓 구성 ===
 
<syntaxhighlight lang="text">
CPU 1 ↔ CPU 2: Infinity Fabric (64개 예약 레인)
듀얼 소켓 시 PCIe 레인: 64개 (각 소켓당)
최대 코어: 128코어 / 256스레드
최대 메모리: 8TB (4TB x 2)
</syntaxhighlight>
 
 
== Examples ==
 
=== Example 1: EPYC Rome 7452 (32코어) ===
 
<syntaxhighlight lang="text">
CPU: AMD EPYC 7452 (32코어/64스레드)
클럭: 2.35 GHz (Base) / 3.35 GHz (Boost)
TDP: 200W
메모리: 8채널 DDR4-3200
PCIe: 128개 Gen 4 레인
성능: Intel Xeon 대비 우위, EPYC Naples보다 훨씬 빠름
</syntaxhighlight>
 
=== Example 2: EPYC Rome 7742 (64코어) ===
 
<syntaxhighlight lang="text">
CPU: AMD EPYC 7742 (64코어/128스레드)
클럭: 2.25 GHz (Base) / 3.40 GHz (Boost)
TDP: 225W
메모리: 8채널 DDR4-3200
PCIe: 128개 Gen 4 레인
용도: 대용량 가상화, HPC, 데이터베이스
</syntaxhighlight>
 
 
== Best Practices ==
 
* BIOS/UEFI를 최신 버전으로 업데이트 — Rome 호환성 개선
* 8채널 모두 메모리 설치 — 대역폭 최적화
* ECC REG 메모리 사용 — 서버 안정성
* PCIe Gen 4 장치 사용 — 최대 대역폭 활용
* 듀얼 소켓 구성 시 Infinity Fabric 케이블 확인
* 열 관리 철저히 — 64코어 CPU는 높은 발열
 
 
== Limitations ==
 
* 듀얼 소켓 시 PCIe 레인 절반 손실 (64개만 사용)
* Naples와 호환되지만 Naples 메모리/PCIe 제한 적용 가능
* 10nm skipped — 7nm 초기 생산 수율 문제 가능
* 일부 마더보드에서 64코어 완전 지원 안 할 수 있음
* Intel Xeon Platinum 9200 시리즈와 경쟁 시 벤치마크 결과 상이


== See Also ==
* [[AMD CPUs]]


==EPYC Rome==
== References ==
[[file : Epyc_rome.png | center | 500px]]
In brief : At Computex 2019, we had some fun controversy in the server space. During the AMD Keynote, AMD showed off the upcoming 64-core AMD '''[[EPYC Rome]]''' generation performance in NAMD versus dual 28-core Intel Xeon Platinum 8280 CPUs. After the keynote, Intel quickly followed with a response showing results with its Intel Xeon Platinum 9200 series. Second half of 2019 is going to be a lot of fun in the server space. HPCMATE with local and global partners are preparing HPC optimized AMD based GPGPU server in Q4 2019.


=== Rome ===
* https://www.techspot.com/news/80631-amd-7nm-epyc-rome-specs-prices.html
Based on the 2019 Computex presentation, EPYC Rome is slightly later to server market (Q3’19) but is offering 55% more performance than Intel’s mainstream top-end part (Xeon Platinum 8280) that is shipping today. That is a massive improvement. Combine this with more memory channels, memory capacity, [[PCIe]] lanes, PCIe Gen4 bandwidth, and we are no longer in the realm of this being close given Intel’s Cascade Lake family.
* https://wccftech.com/amd-epyc-7452-7nm-rome-server-cpu-benchmark-versus-intel-xeon/
<!-- [[file : Epyc_rome_bench.png | center | 500px]] -->
<p align="center"> <youtube>YJGm-DTOcgA</youtube> </p>


With EPYC Rome, AMD skipped 10nm and went straight for 7nm and EPYC Rome is the worlds first 7nm Datacenter CPU family with Significant IPC (instructions per clock) Gains. AMD confirmed that the EPYC Rome series server processors would make use of eight 7nm CPU chiplets which will be connected to a large separate 14nm I/O die that controls all of the memory, I/O and interconnects which the CPU dies can make direct access to. This separate die for I/O will enable faster memory and chip to chip access than before.


===Key features===
== Related Pages ==
The CPU chiplets will be able to house up to '''64 cores and 128 threads'''. The EPYC Rome processors will also have access to faster 8 channel DDR4 memory lanes, allowing for higher bandwidth. Rome SoCs [[support]] both single and 2-way multiprocessing with up to a maximum of 64 cores (and 128 threads) per processor for a total of up to 128 cores (and 256 threads) for a 2-way MP system. Those SoCs support '''128 PCIe Gen 4 lanes each''', however, ''half of them are lost when in 2-way MP'' (leaving the system with the same overall lanes count as a single socket solution). Communication between the two chips is done via AMD's [[Infinity Fabric]] protocol over the 64 reserved lanes. Rome is backwards platform/socket compatible with Naples and forward-compatible with Milan.
[[file : Epyc_rome_iodie.png | center | 500px]]


Rome will support 3200 MHz RAM in eight channels, for up to 4 TB of RAM per socket (While Intel is presently limited to 2 TB across six channels, and only up to speeds of 2666 MHz)
* [[AMD EPYC]]
PCIe 4.0 and 128 PCIe lanes
* [[EPYC Rome (7003 series)]]
Intel processors have significantly higher TDPs at the high-end, much higher prices at the low-end, and far less cache the whole way through
* [[AMD CPUs]]
* [[Infinity Fabric]]
* [[PCIe]]
* [[NUMA]]
* [[RAM Generations]]


In summary, all Rome processors have the following:
* 128 PCIe lanes PCIe Gen 4 (in both single-way and dual-way multiprocessing)
* Octa-channel Memory
* Up to DDR4-3200 ECC 4 TiB (8 TiB in 2MP)
* Up to 64 cores / 128 threads
* Everything up to AVX2 (i.e., SMM, FPU, NX, MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, AES, AVX, FMA3, and AVX2), and SHA


===EPYC Rome series===
[[Category:Hardware]]
[[file : Epyc_roadmap.png | center | 500px]]
== Knowledge Graph ==
According to Techspot<ref>https://www.techspot.com/news/80631-amd-7nm-epyc-rome-specs-prices.html</ref>, AMD is bringing 64, 48, 32, 24, 16, 12 and 8 core variants to the market this time, most of which are available in three configuration options. A fancy-pants dual-socket compatible version, a single-socket version with identical specs (bar one or two exceptions) and a ‘budget’ variant that cuts back a little while increasing power efficiency
[[file : Epyc_rome_series.png | center | 500px]]


The AMD EPYC Rome processor family is expected to lift AMD’s server CPU market share to 10% by 2020. AMD’s 32-core processor is 29% cheaper than Intel’s 28-core, their 24-core part is 57% cheaper, and their 16-core part is 69% cheaper <ref>AMD 7nm Epyc Rome specs and prices leak</ref>
Related


* Wccftech’s article shows EPYC Rome 7452 with 32 cores moninating position against Intel’s Xeon and much faster than EPY Naples <ref>EPYC Rome 7452 with 32 cores moninating position against Intel, url=https://wccftech.com/amd-epyc-7452-7nm-rome-server-cpu-benchmark-versus-intel-xeon/</ref> 
→ [[AMD CPUs]]
* Dell EMC announced that they will be launching servers powered by AMD’s newest architecture – a 7nm architecture codenamed ‘Rome’ – in the second half of 2019 - Dominique Vanhamme (DELL EMEA vice president)
→ [[AMD Bergamo (97x4)]]
* Microsoft took the stage at its E3 2019 keynote, announcing that the system-on-a-chip powering the next Xbox, Project Scarlett, is using Zen 2 cores and AMD Navi graphics. Microsoft certainly is talking a deep partnership with AMD during computex. When talking about Windows, Roanne explicitly mentioned "mission critical system...and government" during Computex on stage, as well as "premium sector and next level".
→ [[AMD CPUs by socket]]
→ [[BIOS]]
→ [[AMD EPYC 9004 Genoa]]
→ [[UEFI]]
→ [[AMD EPYC 9004 series vs Intel 4th gen XEON]]


==Reference==
[[Category:Reference]]
<references />
[[category : article]]
[[category : tech]]
[[category : AMD]]

Latest revision as of 11:28, 17 July 2026

Template:Status

Template:TOC

Overview

AMD EPYC Rome(7002 시리즈)은 2019년 출시된 7nm 데이터센터용 CPU 패밀리로, 64코어/128스레드, 128개 PCIe Gen 4 레인, 8채널 DDR4 메모리를 지원합니다.

Summary

  • 무엇인가? AMD 7nm 데이터센터 CPU — EPYC Rome(7002 시리즈), 64코어/128스레드
  • 왜 필요한가? Intel Xeon Platinum 대비 55% 더 높은 성능, 더 많은 PCIe 레인 및 메모리 대역폭
  • 언제 사용하는가? HPC, 딥러닝 서버, 대용량 가상화, 데이터베이스


Purpose

이 문서가 존재하는 이유

  • Goal: EPYC Rome의 아키텍처, 주요 기능, 성능 특징, 제품 라인업 설명
  • Scope: Rome(7002) 아키텍처, 코어 구성, 메모리/PCIe 지원, Milan과의 호환성
  • Non-goals: Naples(1세대), Milan(3세대) 상세 아키텍처


Key Concepts

Concept Description Related
EPYC Rome AMD 7nm 데이터센터 CPU (7002 시리즈) AMD EPYC
Chiplet Design 8개 7nm CPU 칩렛 + 1개 14nm I/O 다이 EPYC Rome
Infinity Fabric AMD CPU 간/칩 간 인터커넥트 프로토콜 NUMA
PCIe Gen 4 128개 레인 — 단일/듀얼 소켓 모두 지원 PCIe
DDR4-3200 8채널 메모리 — 최대 4TB/소켓 RAM Generations
Zen 2 Rome의 CPU 코어 아키텍처 AMD EPYC


Architecture

EPYC Rome 아키텍처: 

graph TD
    A[EPYC Rome 7002] --> B[8x 7nm CPU Chiplets]
    B --> C[최대 64코어 / 128스레드]
    A --> D[1x 14nm I/O Die]
    D --> E[메모리 컨트롤러]
    D --> F[PCIe Gen 4 컨트롤러]
    D --> G[Infinity Fabric 인터페이스]
    E --> H[8채널 DDR4-3200]
    F --> I[128개 PCIe Gen 4 레인]
    G --> J[듀얼 소켓 연결]
    J --> K[최대 128코어 / 256스레드]


Workflow

EPYC Rome 시스템 구성 흐름:

  1. Rome CPU 선택 (코어 수, TDP, 단일/듀얼 소켓)
  2. 마더보드 호환성 확인 (SP3 소켓)
  3. 메모리 구성 (8채널 DDR4-3200 ECC)
  4. PCIe 장치 연결 (최대 128개 레인)
  5. 듀얼 소켓 구성 시 Infinity Fabric 설정
  6. BIOS/UEFI 업데이트
Stage Input Output
CPU Selection 워크로드 요구사항 코어 수/소켓 수 결정
Motherboard SP3 소켓 호환 보드 플랫폼 선택
Memory Config 8채널 DDR4-3200 ECC 최대 4TB/소켓
PCIe Config 최대 128개 레인 GPU/NVMe/네트워킹
Dual Socket Infinity Fabric 연결 최대 128코어/256스레드


Detailed Explanation

Rome 아키텍처

Rome은 2019년 Computex에서 공개되었으며, 서버 시장에 55% 더 높은 성능을 제공했습니다. Intel Xeon Platinum 8280 대비 큰 개선입니다.

AMD는 10nm를 건너뛰고 7nm로 직접 전환했으며, EPYC Rome은 세계 최초의 7nm 데이터센터 CPU 패밀리입니다. 상당한 IPC(클럭당 명령어) 개선이 이루어졌습니다.

Rome 프로세서는 8개의 7nm CPU 칩렛과 하나의 큰 14nm I/O 다이로 구성됩니다. I/O 다이는 메모리, I/O, 인터커넥트를 제어하며 CPU 다이들이 직접 접근할 수 있습니다. 이 별도의 I/O 다이는 이전보다 더 빠른 메모리 및 칩-투-칩 접근을 가능하게 합니다.

주요 기능

  • 최대 64코어 / 128스레드 — 단일 소켓
  • 최대 128코어 / 256스레드 — 듀얼 소켓 (2-way MP)
  • 128개 PCIe Gen 4 레인 — 단일/듀얼 소켓 모두 지원 (듀얼 소켓 시 절반 손실)
  • 8채널 DDR4-3200 ECC — 최대 4TB/소켓 (듀얼 소켓 시 8TB)
  • Infinity Fabric — 듀얼 소켓 간 통신 프로토콜

Rome 시리즈 라인업

AMD는 64, 48, 32, 24, 16, 12, 8코어 변형을 시장에 출시했습니다. 대부분 세 가지 구성 옵션으로 제공됩니다:

  • Dual-socket 호환 버전 — 양쪽 소켓에서 작동
  • Single-socket 버전 — 동일한 사양 (1-2개 예외 제외)
  • Budget 버전 — 일부 사양 축소, 전력 효율성 향상

성능 비교

  • 32코어 프로세서는 Intel 28코어 대비 29% 저렴
  • 24코어는 57% 저렴
  • 16코어는 69% 저렴
  • Intel 프로세서는 하이엔드에서 훨씬 높은 TDP, 로우엔드에서 훨씬 높은 가격, 전체적으로 훨씬 적은 캐시

호환성

Rome은 Naples(1세대, 7001 시리즈)와 플랫폼/소켓 호환성이 있으며, Milan(3세대, 7003 시리즈)과 순방향 호환성이 있습니다.


Configuration

기본 시스템 구성

CPU: AMD EPYC 7xxx (Rome, 7002 시리즈)
메모리: 8채널 DDR4-3200 ECC REG
PCIe: 128개 Gen 4 레인
소켓: SP3
TDP: 200W - 280W (모델별 상이)

듀얼 소켓 구성

CPU 1 ↔ CPU 2: Infinity Fabric (64개 예약 레인)
듀얼 소켓 시 PCIe 레인: 64개 (각 소켓당)
최대 코어: 128코어 / 256스레드
최대 메모리: 8TB (4TB x 2)


Examples

Example 1: EPYC Rome 7452 (32코어)

CPU: AMD EPYC 7452 (32코어/64스레드)
클럭: 2.35 GHz (Base) / 3.35 GHz (Boost)
TDP: 200W
메모리: 8채널 DDR4-3200
PCIe: 128개 Gen 4 레인
성능: Intel Xeon 대비 우위, EPYC Naples보다 훨씬 빠름

Example 2: EPYC Rome 7742 (64코어)

CPU: AMD EPYC 7742 (64코어/128스레드)
클럭: 2.25 GHz (Base) / 3.40 GHz (Boost)
TDP: 225W
메모리: 8채널 DDR4-3200
PCIe: 128개 Gen 4 레인
용도: 대용량 가상화, HPC, 데이터베이스


Best Practices

  • BIOS/UEFI를 최신 버전으로 업데이트 — Rome 호환성 개선
  • 8채널 모두 메모리 설치 — 대역폭 최적화
  • ECC REG 메모리 사용 — 서버 안정성
  • PCIe Gen 4 장치 사용 — 최대 대역폭 활용
  • 듀얼 소켓 구성 시 Infinity Fabric 케이블 확인
  • 열 관리 철저히 — 64코어 CPU는 높은 발열


Limitations

  • 듀얼 소켓 시 PCIe 레인 절반 손실 (64개만 사용)
  • Naples와 호환되지만 Naples 메모리/PCIe 제한 적용 가능
  • 10nm skipped — 7nm 초기 생산 수율 문제 가능
  • 일부 마더보드에서 64코어 완전 지원 안 할 수 있음
  • Intel Xeon Platinum 9200 시리즈와 경쟁 시 벤치마크 결과 상이


References


Related Pages

Knowledge Graph

Related

→ AMD CPUs → AMD Bergamo (97x4) → AMD CPUs by socket → BIOS → AMD EPYC 9004 Genoa → UEFI → AMD EPYC 9004 series vs Intel 4th gen XEON

Retrieved from "http://wiki.hpcmate.com/index.php?title=EPYC_Rome_(7002_series)&oldid=3300"